Thema: PCI Express ......

[SiLæncer]

Die PCI Special Interest Group legt einen Spezifikations-Entwurf vor, der abgesicherte Zugriffe auf PCI-Express-Geräte beschreibt.

Die Industrievereinigung Peripheral Components Interconnect Special Interest Group (PCI SIG), die sich um die Standardisierung von Interfaces und Bussen wie PCI, PCI-X oder PCI Express kümmert, hat einen Entwurf für eine Ergänzung (Engineering Change Notification, ECN) zur PCI-Express-Basisspezifikation 1.1 vorgelegt, die kryptografisch abgesicherte PCIe-Transfers beschreibt. Diese ziemlich komplizierte Erweiterung (PDF-Datei, 500 KByte) der PCIe-Spezifikation stammt vorrangig von Microsoft und Intel empfiehlt einen neuen, optionalen Adressraum namens Trusted Configuration Space (TCS). Dieser erlaubt es Anwendungen, die in einem "Trusted Software Environment" (TSE) laufen, PCIe-Komponenten zu adressieren und zu konfigurieren. Dies soll über Trusted Configuration Requests geschehen, die einen neuen Typ von Transaction Layer Packets (TLPs) nutzen.

Der Zugriff auf den "vertrauenswürdigen" PCIe-Adressraum soll über einen speziellen Trusted Configuration Access Mechanism (TCAM) erfolgen, der "dazu entwickelt wurde, resistent gegen Belauschen und gegen Zugriffe von Anwendungen zu sein, die außerhalb des Trusted Software Environment laufen".

Offenbar zielt diese PCIe-Erweiterung auf das mit Windows Longhorn erwartete kryptografische Sicherungssystem (NGSCB/Palladium), das auf Basis eines Trusted Platform Module (TPM) nach Revision 1.2 der TCG-Spezifikation (Trusted Computing Group) arbeitet. Nach den vorläufigen Richtlinien, die Microsoft für die Zertifizierung von Hardware-Kopmonenten für Longhorn veröffentlicht hat, soll ein TCG-1.2-TPM Voraussetzung für das "Gold"-Logo bei Firmencomputern und Business-Notebooks sein.

Quelle und Links : http://www.heise.de/newsticker/meldung/60535

[SiLæncer]

Nachdem die Mitglieder des Herstellergremiums PCI Special Interest Group (PCI SIG) rund zwei Monate lange über die Vorabversion 0.9 der PCI Express Base 2.0 Specification nachgrübeln durften, ist nun deren finale Version 1.0 erschienen. Das eigentliche Dokument ist leider nur zahlenden Käufern zugänglich, einige Eckpunkte sind aber bereits bekannt: PCI Express 2.0 (manchmal auch "Generation 2" genannt) verdoppelt den "Wire Speed" der einzelnen PCIe-Lanes von 2,5 auf 5 Milliarden Transfers pro Sekunde (5 GT/s), bringt also auch das theoretische Maximum der Datentransferleistung von 250 auf 500 MByte/s pro Lane und Transferrichtung (8-Bit-10-Bit-Codierung). Grafikkarten dürfen in PCI-Express-for-Graphics-(PEG-)Steckplätzen bis zu 300 Watt Leistung verbraten, aus dem Slot selbst aber offenbar wie bisher maximal 75 Watt saugen. Gewöhnliche PCIe-Karten müssen wie auch PCI-Karten mit 25 Watt auskommen. Details zu Leistungsaufnahme und Kühlung stehen allerdings nicht in der PCIe-Basisspezifikation, sondern in der "Elektromechanik"-Spezifikation für PCIe-2.0-Karten (Card Electro-Mechanical, CEM), die sich zurzeit noch im 0.9-Versionsstand zur Prüfung durch die Hersteller befindet.

PCIe 2.0 soll abwärtskompatibel sein zu PCIe 1.0, alte Karten laufen also in neueren Slots. Neue Funktionen im Vergleich zu PCIe 1.0 sollen eine dynamische Verwaltung der Transfergeschwindigkeit des Links sein sowie standardisierte Benachrichtigungen über die aktuelle Übertragungsleistung (Link Bandwidth Notification), also Datentransferrate pro Lane und Zahl der Lanes pro Link. Solche Verfahren können beim Stromsparen helfen, schon jetzt steuern Notebook-Chipsätze die Zahl der Lanes des PEG-Links dynamisch, um Energie einzusparen.

In diese Richtung geht auch die Möglichkeit zur Festlegung von Grenzen der Leistungsaufnahme pro Karte; diese Technik dürfte auch für dynamisch konfigurierbare Blade-Server interessant sein, die mit einer begrenzten Leistung von Kühlung und Stromversorgung auskommen müssen.

Auch die "Capability Structures" wurden erweitert, also die standardisierten Beschreibungen der Eigenschaften von PCIe-Komponenten. Damit sollen sich diese Geräte, die von einem Chipsatz oder System bereitgestellten Slots und darüber hergestellte Verbindungen feinfühliger verwalten lassen. Ob dazu auch der Trusted Configuration Space (TCS) gehört, der durch den Rückgriff auf ein TPM für abgeschottete Kommunikation zwischen einer Applikation und einer bestimmten PCIe-Baugruppe sorgen soll, ist noch unklar; TCS wurde als Engineering Change Notification (ECN) bereits 2005 für PCIe 1.1 als Option nachgreicht.

Die ersten Chipsätze mit zumindest einigen PCIe-2.0-Slots – wahrscheinlich werden zunächst die PEG-Slots schneller – sollen schon im Sommer oder Herbst erscheinen. Intel hat bereits einige Details zur PC-Chipsatz-Familie Bearlake entschlüpfen lassen, die möglicherweise FSB1333 und (zum Teil) auch DDR3-Unterstützung bringen, AMD will mit der Einführung von HyperTransport 3.0 auch PCIe 2.0 anbinden.

Von den mechanischen Bauformen her sind offenbar keine für den Massenmarkt wesentlichen Änderungen geplant; mit dem ExpressCard-Format zur Erweiterung von Notebooks, der MiniCard (etwa für WLAN-Adapter in Notebooks) und ExpressModules für (Blade-)Server sind die klassischen PC-Einsatzbereiche bereits gut abgedeckt. Im Industrie- und Embedded-PC-Pereich hat die PICMG mit SHB Express, CompactPCI Express, AdvancedMC, CompactTCA, MicroTCA sowie AdvancedTCA (PICMG 3.x) PCIe bereits ausführlich berücksichtigt.

Quelle : www.heise.de

[SiLæncer]

Die nächste Version des PCI-Express-Busses wird frühestens 2011 mit ersten Geräten erscheinen. Dies gab ein Sprecher der PCI Special Interest Group (PCI-SIG) gegenüber einem US-Magazin an. Der Grund: Die Entwickler haben die Herausforderungen unterschätzt.
Bisher war eine Spezifikation für PCIe 3.0 noch für das Jahr 2009 erwartet worden, erfahrungsgemäß erscheinen dann die ersten Geräte rund ein Jahr später. Die PCI-SIG hatte das auch bereits im August 2007 so angekündigt. Der Networkworld sagte aber nun Al Yanes, der Vorsitzende des Industriekonsortiums PCI-SIG, dass die Spezifikation für PCIe 3.0 erst im zweiten Quartal 2010 fertiggestellt werden soll und 2011 dann mit Geräten umgesetzt werden könnte.

Yanes: "Wir haben die schiere Menge an Arbeit unterschätzt, außerdem ist nun mehr Arbeit als die reine Erfinderei gefragt." Vor allem an den elektrischen Spezifikationen und an der Rückwärtskompatibilität gebe es noch viel zu tun. Schon heute kann ein PCIe-2.0-Slot bis zu 75 Watt bereitstellen; ob sich das ändert, oder ob Yanes vor allem die Eigenschaften der Signalleitungen als problematisch ansieht, ist nicht bekannt. Statt wie zuerst angedacht auf 10 Gigatransfers pro Sekunde hatte sich die PCI-SIG schon 2007 auf 8 GT/s geeinigt.

Laut Al Yanes soll PCIe 3.0 vorwärts- und rückwärtskompatibel werden, anders als beim Schritt von PCI zu PCI-Express. Heute laufen auch Karten nach PCIe 1.0 in 2.0-Slots, und umgekehrt. Das soll auch bei PCI-Express 3.0 so bleiben, die Steckverbinder sollen sich nicht ändern.

Stattdessen werden der Takt von bisher effektiv 2,5 GHz pro PCIe-Lane auf 4 GHz erhöht und gleichzeitig die Zahl der Übertragungen von 5 Gigatransaktionen pro Sekunde auf 8 erhöht. Das ergibt zusammen eine Verdoppelung gegenüber PCIe 2.0 von 500 Megabyte pro Sekunde auf 1 Gigabyte pro Sekunde für jede einzelne Lane. Ein PCIe-x16-Slot kann nach den bisherigen Planungen so 32 Gigabyte pro Sekunde erreichen.

Zwar spielen solche Bandbreiten bei Desktop-PCs noch keine Rolle, im Serverumfeld mit mehreren 10-Gigabit-Ethernets und schnellen SSD-Arrays mit 60 GByte/s ist die Bandbreite der Bussysteme jedoch fast immer zu knapp. Und auch bei PCs werden Bussysteme wie aktuell Serial ATA mit 3 GBit/s bereits von anderen Entwicklungen wie den SSDs überrannt.

Quelle : www.golem.de

[SiLæncer]

Ein neuer Standard soll den Anschluss nahezu aller Geräte ohne Kabel ermöglichen.

Wireless PCI Express (wPCIe) wird von Wilocity  und Atheros entwickelt und soll das 60-GHz-Spektrum nutzen. Mit einer Geschwindigkeit von anfangs 625 MByte pro Sekunde kann wPCIe als Ersatz für alle Kabelverbindungen dienen und externe Geräte über einen einzigen Standard anschließen.

Im Gegensatz zu WLAN umfasst der Leistungsumfang von wPCIe auch USB, SATA, Firewire, Audio und sogar Video. In einer sogenannten DockingZone befinden sich die eigentlichen Anschlüsse und beispielsweise auch eine leistungsfähige Grafikkarte, die dann über wPCIe mit mobilen Geräten verbunden werden.
Notebooks und Betriebssysteme behandeln die »drahtlose Grafikkarte« und weitere Geräte so, als ob es sich um interne Erweiterungen handelt. Ein Upgrade der grafischen Fähigkeiten des Notebooks, zumindest für die stationäre Nutzung in Reichweite der DockingZone, ist dann kein Problem mehr. Diese Möglichkeit gehört zu den Beispielen, die Wilocity als Vorteile von wPCIe aufführt.
Theoretisch könnte man auf diese Weise eine Art drahtloses Baukasten-System aus verschiedenen Komponenten erstellen, das nicht nur für Notebooks Sinn machen würde.

Quelle : www.gamestar,de

[SiLæncer]

Das Industriekonsortium der PCI Special Interest Group (PCI-SIG) hat die Spezifikation der PC-Schnittstelle PCI Express 3.0 veröffentlicht. Im Vergleich zu PCIe 2.0 verdoppelt sich die Nettodatentransferrate pro Lane und Richtung auf 1000 MByte/s. Die maximale Datentransferrate einer bei Grafikkarten üblichen PCIe-x16-Verbindung erhöht sich durch PCI Express 3.0 somit auf 32 GByte/s.

Statt der bisher verwendeten 8b10b-Kodierung, bei der pro 8 Bit Nutzdaten zwei weitere zum Ausgleich des Signalpegels übertragen wurden, kommt bei PCIe 3.0 ein 128b130b-Leitungscode zum Einsatz. Durch die effizientere Übertragung verringert sich der Overhead von 20 auf 1,6 Prozent und erlaubt es, die Taktfrequenz von 5,0 auf lediglich 8,0 GHz zu erhöhen.

Darüber hinaus enthält die Spezifikation von PCI Express 3.0 Verbesserungen am Protokoll wie atomare Operationen, dynamische Änderung der Leistungsaufnahme und eine freie Transaktionsreihenfolge. Die neue Schnittstelle ist abwärtskompatibel zu PCIe 1.x und 2.x.

Bis erste Chipsätze und Erweiterungskarten mit PCI Express 3.0 erhältlich sind, dauere es nach Aussage des Vorstandsmitglieds der PCI-SIG Ramin Neshati noch etwa ein Jahr. So arbeiten einige Firmen beispielsweise an Solid State Disks (SSDs) mit PCIe 3.0. Das eigentliche Dokument der Spezifikation ist nur für zahlende Käufer zugänglich, die wichtigsten Fakten lassen sich in einer FAQ nachlesen.

Quelle : www.heise.de

[SiLæncer]

Der Hersteller von PCIe-Switch-Bausteinen PLX Technology und der Glasfaseroptik-Spezialist Avago Technologies haben sich zusammengetan, um PCI-Express-3.0-Geräte per Glasfaser anzubinden. PLX steuert den Switch-Baustein PEX8748 mit acht Lanes zu je 8 GBit/s bei. Die Daten setzt dann ein MiniPod-Modul von Avago in optische Signale um. Am anderen Ende der Glasfaser sitzt noch einmal so ein Duo, das kann gewöhnliche PCIe-(3.0-)Geräte anbinden.

Mögliche Einsatzzwecke sehen die beiden Firmen bei externen PCIe-Boxen oder als Ersatz für Infiniband im Server-Umfeld. Die acht PCIe 3.0 Lanes kommen übrigens auf denselben Datendurchsatz wie 16 PCIe 2.0 Lanes – wie sie etwa aktuelle Grafikkarten verwenden. Angaben zu Leitungslängen gibt es bisher nicht.

Interessant ist an dieser Ankündigung insbesondere, dass noch vor Kurzem Intel und Avago zusammen an einer optischen PCIe-Variante namens Lightpeak gearbeitet haben. Allerdings erschien Lightpeak letztlich unter dem Namen Thunderbolt doch als elektrische Schnittstelle – bisher übrigens nur in Apple-Rechnern. Endgeräte sind nach wie vor Mangelware. Das Nachsehen hatte die Firma Avago, die noch vor zwei Jahren stolz die Zusammenarbeit mit Intel verkündete. Intel betont zwar nach wie vor, dass Thunderbolt auch für optische Fasern spezifiziert ist, hält das aber wohl eher für eine Zukunftsoption.

Es kommt übrigens immer wieder vor, dass neue Schnittstellen mit optischen Verbindungen konzipiert werden, weil die elektrische Übertragung unmöglich erscheint. Letztlich erlauben Fortschritte in der digitalen Signalverarbeitung dann doch (noch einmal) die elektrische Umsetzung. Das war übrigens auch bei USB 3.0 der Fall.

Quelle : www.heise.de

[SiLæncer]

Obwohl es PCI Express 3.0 noch gar nicht in die PC-Landschaft geschafft hat, beginnen bereits die Arbeiten am nächst schnelleren Übertragungsstandard. Ein Expertenteam von AMD, Hewlett-Packard, IBM und Intel lotet unter dem Dach der PCI Special Interest Group (PCI-SIG ) momentan die technischen Möglichkeiten für eine erneute Geschwindigkeitssteigerung bei der PC-Schnittstelle aus.

Demnach soll die vierte Generation von PCI Express (PCI Express 4.0) mindestens 16 Gigatransfers pro Sekunde (GT/s) pro Lane übertragen und dazu nach wie vor Kupferleitungen verwenden. Allerdings schränken die Experten ein, dass man dafür wahrscheinlich die Leitungslänge von momentan 20 auf 8 bis 12 Zoll (ca. 20 bis 30 cm) verringern müsse. Wo längere Verbindungen nötig sind, könnten Repeater zum Einsatz kommen – was dann allerdings auch die Kosten in die Höhe treibt. Die Arbeit an einer Spezifikation für PCI Express 4.0 könnte Ende des Jahres beginnen, ersten Produkte sollen 2015 auf den Markt kommen.

Parallel zu PCI Express 4.0 arbeitet das Herstellerkonsortium einem Bericht der EE Times zufolge gegenwärtig zudem an einem Standard für schnelle externe Verbindungen, der zunächst auf PCI Express 3.0 fußt. Mit bis zu vier Lanes sollen dabei maximale Übertragungsgeschwindigkeiten von 32 GBit/s über eine Strecke von bis zu drei Metern möglich sein. Auch hier sollen zunächst Kupferkabel zum Einsatz kommen, für noch längere Übertragungswege und höhere Geschwindigkeiten künftig aber möglicherweise auch optische Links.

Externes PCIe soll angeschlossen Geräte auch mit Energie versorgen können –- vermutlich mit höchstens 20 Watt. Die Entwickler sehen im externen PCI-Express-Standard eine "optimalere" Alternative zu Thunderbolt, speziell wenn es auf hohen I/O-Durchsatz ankomme. Im Vergleich zu Thunderbolt soll externes PCIe außerdem durch geringe Kosten punkten und mit seinen flacheren Kabeln und Steckern auch als Datenschnittstelle für besonders dünne Tablets interessant sein. Die Entwickler rechnen damit, dass die ersten Hersteller externes PCIe noch vor Juni 2013 in ihre Geräte integrieren werden.

Quelle : www.heise.de

[Jürgen]

Allerdings schränken die Experten ein, dass man dafür wahrscheinlich die Leitungslänge von momentan 20 auf 8 bis 12 Zoll (ca. 20 bis 30 cm) verringern müsse.

Das würde bedeuten, dass diese Technik für Tower- und Desktop-Rechner praktisch ungeeignet wäre, zumindest für Front-Schnittstellen. Und selbst per I/O shield wär's kaum praktikabel, weil ein so kurzes Kabel häufig kaum sicher auf die Geräteoberseite oder an den Boden reichen würde, wo ja ein externes Gerät irgendwie Platz finden muss.

Oder sollen wir auch gleich wieder in eine neuartige Gehäusegeneration (dann z.B. mit passender Docking-Station) investieren?
Oder notfalls in eine Blechschere...

Oder geht die Zeit der konventionellen Midi Gehäuse endgültig vorbei?
Mir sind Notebooks allerdings viel zu unflexibel und zudem im Preis-Leistungs-Verhältnis meist indiskutabel.

BTW, die angegebenen Längen wären selbst nur auf dem Mainboard schon sehr knapp, weil es oft nicht möglich ist, Controller-Bausteine direkt an den Buchsen unterzubringen. So gedrängt, wie es schon heute dort oft zugeht, könnte eine deutliche Verteuerung aufgrund zusätzlich erforderlicher Layer eine Folge sein.

[SiLæncer]

Die PCI Special Interest Group (PCI SIG) meldet, dass ungefähr 2014/2015 mit einer finalen Spezifikation für die vierte Generation der allgegenwärtigen PCI-Express-Schnittstelle zu rechnen ist. Im Vergleich zur Version PCIe 3.0, die gerade erst mit dem Core i7-3900 debütierte und für die es noch kaum Steckkarten gibt, soll PCIe 4.0 die Datentransferrate abermals verdoppeln: Pro Lane sollen 16 Gigatransfers pro Sekunde möglich werden, bei PCIe 3.0 sind es 8 GT/s. Die maximale Nettodatenrate soll also von 1 auf 2 GByte/s anwachsen. Bei PCIe 3.0 wuchs zwar die Bruttodatenrate im Vergleich zu PCIe 2.0 nur um 60 Prozent von 5 auf 8 GT/s, aber durch Verzicht auf das 8-Bit-10-Bit-Encoding und weitere Maßnahmen wurde die Effizienz verbessert und die netto mit großen Datenblöcken maximal erreichbare Transfergeschwindigkeit wiederum verdoppelt.

Die PCI SIG hat nun ihre im Juni angekündigte Vorstudie beendet. Diese ergab, dass sich 16-GT/s-Transceiver weiterhin mit (in 4 Jahren üblichen) Standard-Halbleiter-Fertigungsprozessen produzieren lassen werden und die Abwärtskompatibilität von PCIe-4.0-Ports zu älteren PCIe-Karten erhalten bleiben kann – ein wichtiger Vorteil der weit verbreiteten PCIe-Technik und einer der Gründe, bisher nicht auf eine optische Implementierung zu wechseln. Die PCI SIG verrät aber nicht, ob es Neuheiten in Bezug auf die im Juni erwähnten, möglichen Einschränkungen von PCIe 4.0 gibt: Etwa eine kürzere Signalpfadlänge.

Jede Verdopplung der Datentransferrate dauert bei PCIe länger als die vorige: 2002 erschien die Spezifikation der ersten PCIe-Generation, 2004 kamen die ersten PCIe-Chipsätze auf den Markt. 2007 wurde dann die finale Spezifikation für PCIe 2.0 veröffentlicht, schon im gleichen Jahr – also drei Jahre nach PCIe 1.0/1.1 – konnte man Mainboards mit den Chipsätzen X38, nForce 780i oder AMD 790FX kaufen. Intel schaffte es aber erst Anfang 2011, PCIe 2.0 auch in der Chipsatz-Southbridge zu realisieren.

Schon 2007 hatte die PCI SIG die Arbeit an PCIe 3.0 aufgenommen, bekam die Spezifikation aber erst 2010 fertig – und Ende 2011 sind nun endlich die ersten PCIe-3.0-tauglichen Boards in den Läden sowie einige wenige Erweiterungskarten für Server. Grafikkarten mit PCIe 3.0 werden erst 2012 erwartet; auf einer inoffiziellen Nvidia-Roadmap sind Hinweise auf den damit ausgestatteten Kepler-Chip GK106 aufgetaucht.

PCIe-4.0-Geräte sind nach den Andeutungen der PCI SIG nun wohl frühestens 2015, vielleicht erst 2016 zu erwarten. Die schnelle Schnittstelle alleine nutzt aber wenig, auch das RAM der PCIe-Plattformen muss schnell genug sein. PCIe 4.0 x16 schafft bis zu 32 GByte/s, es müssen also schon zwei Speicherkanäle mit DDR4-2133-Chips (PC4-17066) zum Einsatz kommen.

PCI Express dürfte künftig noch an Bedeutung gewinnen, etwa als SSD-Schnittstelle (SATA Express) oder für externe Erweiterungen. Thunderbolt und USB 3.0 arbeiten auf Basis der PCIe-2.0-Geschwindigkeit von 5 GT/s und dürften ebenfalls Nachfolger mit PCIe-3.0- oder -4.0-Technik bekommen. Die Halbleiter-Schaltungsblöcke für PCI Express werden in abgewandelter Form aber etwa auch für DisplayPort genutzt. Auch Seria ATA und Seria Attached SCSI (SAS) nutzen verwandte Transceiver-Konzepte.

Quelle : www.heise.de